(11)Publication number:

08-185389

(43)Date of publication of application: 16.07.1996

(51)Int.Cl. ·

COST 1/00 G101_ 9/16 HO3M 7/30 1104N 1/41

(21)Application number: 07-094656

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

20.04.1995

(72)Inventor:

TOYOKURA MAKI OKAMOTO KIYOSHI MATSUMOTO YOSHIFUMI

(30)Priority

Priority number: 06 96196

Priority date: 10.05.1994

Priority country: JP


06268701

01.11.1994

(54) ORTHOGONAL TRANSFORMATION PROCESSOR

PURPOSE: To reduce the circuit size of a one-dimensional IDCT processor.

CONSTITUTION: Eight elements of each row in a matrix consisting of four rows and eight columns whose constitutional elements consist of the absolute values of respective elements of four upper rows in a reverse discrete cosine matrix consisting of eight rows and eight columns for eight-point IDCT processing are respectively stored in four coefficient memories 101 to 104. An input element yij is supplied to four multipliers 105 to 108 in parallel. Each of the multipliers 105 to 108 executes multiplication between an output from its corresponding coefficient memory out of the memories 101 to 104 and the input element yij. Eight accumulators 109 to 116 execute parallel accumulation for finding out eight inner products by the use of the results of the multipliers 105 to 108 while decoding the codes of coefficients in an orthogonal transformation matrix. An eight-input selector 117 successively selects the results of the accumulators 109 to 116 and outputs an inner product wij corresponding to the input element yij.



EGAL STATUS

[Date of request for examination] .

26.05.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2901896

[Date of registration]

19.03.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Date of extinction of right]

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出題公問番号

特開平8-185389

(43)公開日 平成8年(1996)7月16日

(51) Int.CL[®]

餞別記号

庁内監理番号

FΙ

技術表示箇所

G06F 17/14

G06T 1/00 G10L 9/16

G06F 15/332

15/66

M

審査請求 未請求 請求項の数20 OL (全 19 頁) 最終頁に続く

(21)出度番号

特顏平7-94656

(22) 州質日

平成7年(1995) 4月20日

(31) 優先権主張番号 特顏平6-96196

(32) 優先日

平6 (1994) 5月10日

(33) 優先権主張国

日本(JP)

(31) 基先権主張番号 特爵平6-268701

(32) 優先日

平6 (1994)11月1日

(33) 優先権主張国

日本(JP)

(71)出質人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 豊蔵 真木

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 岡本 深

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 松本 養史

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 前田 弘 (外2名)

(54) 【発明の名称】 直交変換プロセッサ

(57)【要約】

【目的】 1次元 I DCTプロセッサの回路規模を低減 する。

【構成】 8ポイントIDCT処理のための8行8列の 逆離散コサイン行列のうちの上4行の各要素の絶対値を 機成要素とした4行8列の行列の各行の8個の要素を4 個の係数メモリ101~104にそれぞれ格納する。入 力要素 y 11 が 4 個の乗算器 105~108へ並列に供給 される。4個の乗算器105~108は、4個の係数メ モリ101~104のうちの対応する係数メモリの出力 と入力要素 y,1 との乗算をそれぞれ実行する。8個の累 算器109~116は、直交変換行列の係数の符号を復 元しながら4個の乗算器105~108の結果を用いて 8個の内積を求めるための累算を並列に実行する。8入 カセレクタ117は、8個の累算器109~116の結 果を順次選択して、入力要素ソ・・・に対応した内積w・・・を 出力する。



【特許請求の範囲】

【請求項1】 2*** (nは2以上の整数) 個の要素か らなる入力データに直交変換処理を施すための直交変換 プロセッサであって、

直交変換行列を構成する2"+1 ×2"+1 個の係数のうち の2"×2"+1 個の係数の各々の絶対値をそれぞれ2 "+1 個ずつ格納するための第1から第2" の係数メモリ

前記入力データのうちの1個の要素と前記第1から第2 "の係数メモリのうちの対応する係数メモリの2"・1 個 10 の格納係数のうちの1個との乗算をそれぞれ実行するた めの第1から第2"の乗算器と、

前記直交変換行列に対応した2"** 個の内積を並列に求 めるように、前記直交変換行列の係数の符号を復元しな がら前記第1から第2"の乗算器の結果を用いた累算を それぞれ実行するための第1から第2"*** の累算器と、 前記第1から第2"+1 の累算器の結果を前記直交変換プ ロセッサの出力データの要素として順次選択出力するた めの2"+1 入力セレクタとを備えたことを特徴とする直 交変換プロセッサ。

【請求項2】 請求項1記載の直交変換プロセッサにお いて、

nが2であるととを特徴とする直交変換プロセッサ。 [請求項3] 請求項2記載の直交変換プロセッサにお いて、

前記第1から第8の累算器の各々は、

前記第1から第4の乗算器のうちの1個の乗算器の結果 そのものと、該結果の2の補数とのいずれかを選択出力 するための2の補数器と、

前記累算結果の初期値として0を用い、かつ前記累算結 果の中間値として前記加算器の結果を保持出力するため の累算レジスタと、

前記累算レジスタの出力を保持出力するためのバッファ レジスタとを備えたことを特徴とする直交変換プロセッ サ。

【請求項4】 請求項3記載の直交変換プロセッサにお

前記第1から第8の累算器の各々は、前記第1から第4 40 の乗算器のうちの1個の乗算器の結果を前記2の補数器 の入力として選択出力するための4入力セレクタを更に 備えたことを特徴とする直交変換プロセッサ。

[請求項5] 請求項2記載の直交変換プロセッサにお いて、

前記第1から第8の累算器の各々は、

前記第1から第4の乗算器のうちの1個の乗算器の結果 そのものと、該結果の1の補数とのいずれかを選択出力 するための1の補数器と、

めの加算器と、

前記累算結果の初期値として定数を用い、かつ前記累算 結果の中間値として前記加算器の結果を保持出力するた めの累算レジスタと、

前記累算レジスタの出力を保持出力するためのバッファ レジスタとを備えたことを特徴とする直交変換プロセッ

【請求項6】 請求項5記載の直交変換プロセッサにお

前記第1から第8の累算器の各々は、前記第1から第4 の乗算器のうちの1個の乗算器の結果を前記1の補数器 の入力として選択出力するための4入力セレクタを更に 備えたことを特徴とする直交変換プロセッサ。

【請求項7】 2"*1 (nは2以上の整数)個の要素か ちなる入力データに直交変換処理を施すための直交変換 プロセッサであって、

直交変換行列を構成する2"*1 ×2"*1 個の係数のうち の (2"-1)×2"** 個の係数の各々の絶対値をそれ それ2"*1 個ずつ格納するための第1から第(2" -20 1) の係数メモリと、

入力として供給された前記入力データの要素を1個ずつ 保持出力するための入力レジスタと、

前記入力レジスタの入力と出力とのいずれかを選択出力 するための2入力セレクタと、

前記2入力セレクタの出力と前記第1の係数メモリの2 "* 個の格納係数のうちの1個との乗算を実行するため の第1の乗算器と、

前記入力レジスタの出力と前記第2から第(2"-1) の係数メモリのうちの対応する係数メモリの2**1 個の 前記2の種数器の出力と累算結果との加算を実行するた 30 格納係数のうちの1個との乗算をそれぞれ実行するため の第2から第(2"-1)の乗算器と、

前記第1の乗算器の結果を保持出力するための一時レジ

前記直交変換行列に対応した2"** 個の内積を並列に求 めるように、前記直交変換行列の係数の符号を復元しな がら前記第1から第(2"-1)の乗算器の結果と前記 一時レジスタの出力とを用いた累算をそれぞれ実行する ための第1から第2*** の累算器と、

前記第1から第2"*** の累算器の結果を前記直交変換ブ ロセッサの出力データの要素として順次選択出力するた めの2*** 入力セレクタとを備えたことを特徴とする直 交変換プロセッサ。

【請求項8】 請求項7記載の直交変換プロセッサにお

nが2であることを特徴とする直交変換プロセッサ。

【請求項9】 請求項8記載の直交変換プロセッサにお

前記第1から第8の累算器の各々は、

前記第1から第3の乗算器の結果と前記一時レジスタの 前記1の補数器の出力と累算結果との加算を実行するた 50 出力とのうちのいずれかを選択出力するための4入力セ レクタと、

前記4入力セレクタの出力そのものと、該出力の2の補 数とのいずれかを選択出力するための2の補数器と、 前記2の補数器の出力と累算結果との加算を実行するた

めの加算器と、

前記累算結果の初期値として0を予め保持し、かつ前記 累算結果の中間値として前記加算器の結果を保持出力す. るための累算レジスタと、

前記累算レジスタの出力を保持出力するためのバッファ レジスタとを備えたことを特徴とする直交変換プロセッ 10

【請求項10】 請求項8記载の直交変換プロセッサに おいて、

前記第1から第8の累算器の各々は、

前記第1から第3の乗算器の結果と前記一時レジスタの 出力とのうちのいずれかを選択出力するための4入力セ レクタと、

前記4入力セレクタの出力そのものと、該出力の1の補 数とのいずれかを選択出力するための1の補数器と、

めの加算器と、

前記累算結果の定数初期値を予め保持し、かつ前記累算 結果の中間値として前記加算器の結果を保持出力するた めの累算レジスタと、

前記累算レジスタの出力を保持出力するためのバッファ レジスタとを備えたことを特徴とする直交変換プロセッ サ.

【請求項11】 2*** (nは2以上の整数) 個の要素 からなる入力データに直交変換処理を施すための直交変 換プロセッサであって、

前記入力データの連続する2"*1 個の要素を一括して保 持出力するための入力バッファと、

前記入力バッファから前記2"+1 個の要素のうちの第1 番目の要素と第(2"+1)番目の要素とを入力して2 個の定数乗算結果を並列出力するための定数乗算回路 ٤.

前記入力バッファから他の(2"+1 -2)個の要素を入 力して、直交変換行列に対応した2"** 個の部分内積を 順次出力するための分布演算回路と、

うに、前記定数乗算回路の2個の出力と前記分布演算回 路の出力との合成演算を実行するための合成演算回路と を備えたことを特徴とする直交変換プロセッサ。

【請求項12】 請求項11記載の直交変換プロセッサ において、

nが2であることを特徴とする直交変換プロセッサ。

【請求項13】 請求項12記載の直交変換プロセッサ において、

前記入力バッファは、前記入力データの連続する8個の 要素の各々を保持出力するための8個のレジスタを備え 50 は、

たととを特徴とする直交変換プロセッサ。

【請求項14】 請求項12記載の直交変換プロセッサ において、

前記定数乗算回路は、

前記入力データの連続する8個の要素のうちの第1番目 の要素を保持出力するための第1の入力レジスタと、 前記入力データの連続する8個の要素のうちの第5番目 の要素を保持出力するための第2の入力レジスタと、 前記第1の入力レジスタの出力と前記第2の入力レジス タの出力とを順次選択出力するための2入力セレクタ

前記2入力セレクタの出力を用いて、前記第1の入力レ ジスタの出力の第1の定数乗算と、前記第2の入力レジ スタの第2の定数乗算とを順次実行するための乗算器

前記第1の定数乗算の結果を保持出力するための第1の 一時レジスタと、

前記第2の定数乗算の結果を保持出力するための第2の 一時レジスタと、

前記1の補数器の出力と累算結果との加算を実行するた 20 前記第1の一時レジスタの出力を保持出力するための第 1のパッファレジスタと、

> 前記第2の一時レジスタの出力を保持出力するための第 2のバッファレジスタとを備え、かつ前記合成演算回路 は、前記第1のバッファレジスタの出力と前記分布演算 回路の出力とを各々加算入力とし、かつ前記第2のバッ ファレジスタの出力を加減算入力とした加減算を実行す るための3入力加減算器を備えたことを特徴とする直交 変換プロセッサ。

【請求項15】 請求項12記載の直交変換プロセッサ 30 において、

前記定数乗算回路は、

前記入力データの連続する8個の要素のうちの第1番目 の要素を保持出力するための第1の入力レジスタと、 前記入力データの連続する8個の要素のうちの第5番目 の要素を保持出力するための第2の入力レジスタと、 前記第1の入力レジスタの出力と前記第2の入力レジス タの出力との加算及び減算を順次実行するための2入力 加減算器と、

前記2入力加減算器の加算結果の第1の定数乗算と、前 前記直交変換プロセッサの出力データの要素を求めるよ 40 記2入力加減算器の減算結果の第2の定数乗算とを順次 実行するための乗算器と、

> 前記第1の定数乗算の結果を保持出力するための第1の 一時レジスタと、

> 前記第2の定数乗算の結果を保持出力するための第2の 一時レジスタと、

> 前記第1の一時レジスタの出力を保持出力するための第 1のバッファレジスタと、

> 前記第2の一時レジスタの出力を保持出力するための第 2のバッファレジスタとを備え、かつ前記合成演算回路

前記第1及び第2のバッファレジスタの出力のいずれか を選択出力するための2入力セレクタと、

前記2入力セレクタの出力と前記分布演算回路の出力と の加算を実行するための2入力加算器とを備えたことを 特徴とする直交変換プロセッサ。

【請求項16】 請求項12記載の直交変換プロセッサ において、

前記分布演算回路は、

前記入力データの連続する8個の要素のうちの第2、第3、第4、第6、第7及び第8番目の要素を保持し、か10 つ該6要素の各々の最下位ビットを集めて第1のビットスライスワードとし、該6要素の各々の最下位ビットより1桁上位のビットを集めて第2のビットスライスワードとするように、該6要素の各々の最下位2ビットを次々とシフトアウトするための6個のシフトレジスタと、前記直交変換行列に対応した8個の部分内積を並列に求めるように、前記第1及び第2のビットスライスワードに基づく積和演算をそれぞれ実行するための8個の6ビット入力RACと、

前記8個の6ビット入力RACの結果を保持出力するた 20めの8個のバッファレジスタと、

前記8個のバッファレジスタの出力を順次選択出力する ための8入力セレクタとを備えたことを特徴とする直交 変換プロセッサ。

【請求項17】 請求項16記載の直交変換プロセッサ において、

前記8個の6ビット入力RACの各々は、

前記第1のピットスライスワードをアドレスとして索引されるように、前記直交変換行列に基づくベクトル内積の部分和を格納するための第1のROMと、

前記第2のビットスライスワードをアドレスとして索引 されるように、前記直交変換行列に基づくベクトル内積 の部分和を格納するための第2のROMと、

前記第1のROMから索引された部分和を第1の加算入力とし、前記第2のROMから索引された部分和を加減算入力とし、かつ累算結果を第2の加算入力とした加減算を実行するための3入力加減算器と、

前記3入力加減算器の結果を左シフト出力するためのシ フタと、

前記累算結果の初期値として0を予め保持し、かつ前記 40 累算結果の中間値として前記シフタの出力を保持出力す るための累算レシスタとを備えたことを特徴とする直交 変換プロセッサ。

【請求項18】 請求項12記載の直交変換プロセッサ において、

前記分布演算回路は、

前記入力データの連続する8個の要素のうちの第2、第4、第6及び第8番目の要素を保持し、かつ該4要素の各々の最下位ビットを集めて第1のビットスライスワードとし、該4要素の各々の最下位ビットより1桁上位の50

ビットを集めて第2のビットスライスワードとするよう に、該4要素の各々の最下位2ビットを次々とシフトア ウトするための4個のシフトレジスタと、

前記入力データの連続する8個の要素のうちの第3及び第7番目の要素を保持し、かつ該2要素の各々の最下位ビットを集めて第3のビットスライスワードとし、該2要素の各々の最下位ビットより1桁上位のビットを集めて第4のビットスライスワードとするように、該2要素の各々の最下位2ビットを次々とシフトアウトするための2個のシフトレジスタと、

前記直交変換行列に対応した4個の部分内積を並列に求めるように、前記第1及び第2のビットスライスワードに基づく積和演算をそれぞれ実行するための4個の4ビット入力RACと、

前記直交変換行列に対応した4個の部分内積を並列に求めるように、前記第3及び第4のビットスライスワード に基づく積和演算をそれぞれ実行するための4個の2ビット入力RACと、

前記4個の4ビット入力RACの結果を保持出力するための第1から第4のバッファレジスタと、

前記4個の2ピット入力RACの結果を保持出力するための第5から第8のバッファレジスタと、

前記第1から第4のバッファレジスタの出力を順次選択 出力するための第1の4入力セレクタと、

前記第5から第8のバッファレジスタの出力を順次選択 出力するための第2の4入力セレクタと、

前記第1の4入力セレクタの出力を加減算入力とし、かつ前記第2の4入力セレクタの出力を加算入力とした加減算を実行するための2入力加減算器とを備えたことを30 特徴とする直交変換プロセッサ。

【請求項19】 請求項18記載の直交変換プロセッサ において、

前記4個の4ビット入力RACの各々は、

前記第1のビットスライスワードをアドレスとして索引 されるように、前記直交変換行列に基づくベクトル内積 の部分和を格納するための第1のROMと、

前記第2のビットスライスワードをアドレスとして索引 されるように、前記直交変換行列に基づくベクトル内積 の部分和を格納するための第2のROMと、

前記第1のROMから索引された部分和を第1の加算入力とし、前記第2のROMから索引された部分和を加減算入力とし、かつ累算結果を第2の加算入力とした加減算を実行するための3入力加減算器と、

前記3入力加減算器の結果を左シフト出力するためのシ フタと、

前記累算結果の初期値として0を予め保持し、かつ前記 累算結果の中間値として前記シフタの出力を保持出力す るための累算レジスタとを備えたことを特徴とする直交 変換プロセッサ。

50 【請求項20】 請求項18記載の直交変換プロセッサ

において、

前記4個の2ビット入力RACの各々は、

前記第3のビットスライスワードをアドレスとして索引 されるように、前記直交変換行列に基づくベクトル内積 の部分和を格納するための第1のROMと、

前記第4のピットスライスワードをアドレスとして索引 されるように、前記直交変換行列に基づくベクトル内積 の部分和を格納するための第2のROMと、

前記第1のROMから索引された部分和を第1の加算入 力とし、前記第2のROMから索引された部分和を加減 10 算入力とし、かつ累算結果を第2の加算入力とした加減 算を実行するための3入力加減算器と、

前記3入力加減算器の結果を左シフト出力するためのシ フタと、

前記累算結果の初期値として0を予め保持し、かつ前記 累算結果の中間値として前記シフタの出力を保持出力す るための累算レジスタとを備えたことを特徴とする直交 変換プロセッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、画像情報処理に好適に 利用される直交変換プロセッサに関するものである。

[0002]

【従来の技術】近年、2次元画像データの高能率圧縮符 号化方式の重要な一部分として、直交変換を実現する小 規模な回路が要求されている。符号器では、順方向の直 交変換、例えば離散コサイン変換(discrete cosine tr*

$$d_{i0}=1/(2 \cdot 2^{0.5})$$
, $i=0\sim7$
 $d_{ij}=(1/2)\cos\{(2i+1)\ j\pi/16\}$, $i=0\sim7$, $j=1\sim7$

である。行列Yの2次元IDCTはDYD'である。と とに、DT は行列Dの転置行列である。行列Yの1次元 IDCT すなわち行列積DYを計算するための1次元I DCTプロセッサと、転置手段とを用いれば、中間行列 X=(DY)「か容易に求められる。最終結果DYD」 も同様にして求められる。なぜなら、DYD'=(D (DY) $^{\intercal}$) $^{\intercal}$ = (DX) $^{\intercal}$ であるからである。つま %

$$w_{ij} = \sum_{k=0}^{7} d_{ik} y_{kj}$$
, $i = 0 \sim 7$, $j = 0 \sim 7$

との内積であって、8個の積の和である。との要素W14 40 成する8個の内積W01, W11, W11, W11, W11, W11, を求める処理は、8ポイントIDCT処理と呼ばれる。

[0006]8個の乗算器と8個の累算器とを備えた1★

* ansform : 略してDCT)、離散サイン変換 (discrete

1次元DCTプロセッサと、その間に介在した転置メモ リとで構成された2次元DCTプロセッサが開示されて いる。2個の1次元DCTプロセッサの各々は、乗算器 を用いずにROM (read only memory) を用いてベクト ル内積を求めるための分布演算(distributed arithmet ic: 略してDA)回路を内蔵したものである。DA回路 は、複数個のROM/累算器 (ROM and accumulator: 略してRAC)を備えている。各RACは、離散コサイ ン行列に基づくベクトル内積の部分和をルックアップテ ーブルの形式で格納したROMと、該ROMからピット スライスワードをアドレスとして順次索引された部分和 を桁合わせ加算して入力ベクトルに対応するベクトル内 20 積を得るための累算器とを有するものである。このよう な2次元DCTプロセッサの構成は、2次元IDCTプ ロセッサに転用可能である。

【0004】8×8要素からなる入力データに2次元1 DCT処理を施すものとする。入力データは、要素y11 (i=0~7, j=0~7)を持つ8行8列の行列Yで 表わされる。また、8行8列の逆離散コサイン行列Dを 考える。行列Dの各要素diiは、

... (1) ※り、行列積DYを計算するための1次元IDCTプロセ ッサは、2次元IDCTを実現する上で重要な役割を担 っている。

【0005】行列Yの第j列に関する1次元IDCTの 結果は、8行8列の行列Wの第 j 列で表わされる。 ここ に、行列♥の各要素w・・は、

$$\sim 7$$
, $j = 0 \sim 7$... (2)

である。要素w.,は、行列Dの第i行と行列Yの第j列 ★次元IDCTプロセッサによれば、行列Wの第j列を構 Wsinwainwriを並列に計算することができる。こと

> $\mathbf{w}_{0i} = \Sigma_{k=0}^{\prime} d_{0k} \mathbf{y}_{ki}$ $\mathbf{w}_{1i} = \sum_{k=0}^{7} \mathbf{d}_{1k} \mathbf{y}_{ki}$ $W_{2,i} = \sum_{k=0}^{7} d_{2k} y_{k,i}$ $W_{31} = \sum_{k=0}^{7} d_{3k} y_{k1}$ $W_{44} = \sum_{k=0}^{7} d_{4k} y_{k4}$ $W_{s+} = \sum_{k=0}^{7} d_{sk} y_{k+1}$ $W_{54} = \sum_{k=0}^{7} d_{5k} Y_{k4}$ $W_{7i} = \sum_{k=0}^{7} d_{7k} y_{k1}$

である。

[0007]

【発明が解決しようとする課題】上記8個の乗算器を備 えた1次元IDCTプロセッサは、VLSI (very lar ge scale integration) への実装に際して乗算器がチッ ブ上の大きな面積を占める問題があった。

[0008]また、式(3)で表わされた8個の内積の 並列計算を上記従来のDA回路で実現する場合には、大 きいROMサイズを要するという問題があった。

[0009] 本発明の目的は、1次元 IDCTプロセッ 10 サなどの直交変換プロセッサの回路規模を低減すること にある。

[0010]

【課題を解決するための手段】上記の目的を達成するた め、本発明に係る第1の直交変換プロセッサは、逆離散・ コサイン行列や逆離散サイン行列の要素の規則性に鑑み て乗算器の個数を低減し、各乗算器の結果を複数の累算 器へ分配することとしたものである。

【0011】また、本発明に係る第2の直交変換プロセ ッサは、複数の内積計算の各々を2個の定数乗算と1個*20

$$t_0 = 1/(2 \cdot 2^{0.5})$$

 $t_n = (1/2) \cos(n\pi/16), n=1~7$

のように定義する。すると、前記の式(3)で表わされ た8個の内積の計算は、コサイン関数の対称性を利用し て、図1のように表現される。

[0016]図1の行列演算では、符号(±)を度外視 すると、ソールに掛けるべき係数はも。であり、ソールに掛 けるべき係数は t₂ . t₃ . t₅ . t₇ であり、y₂₁に 掛けるべき係数はt、、t。であり、y٫ィに掛けるべき 係数は t , , t , , t , であり、 y , , に掛けるべ 30 き係数はt、であり、y51に掛けるべき係数はt5, t 1, t, t であり、y い に掛けるべき係数は t。, t, であり、ソストに掛けるべき係数はt, . t, . t,, t, である。したがって、図2に示すように、入 カデータの8個の要素 y11 (i=0~7) が順次供給さ れるとき、1サイクルに最大4個の乗算を実行すればよ い。図2の手順で用いられる係数行列Eを図3に示す。 係数行列Eは、図1中の8行8列の逆離散コサイン行列 のうちの第0行から第3行までの各要素の絶対値を構成 要素とした4行8列の行列である。

[0017] 本発明の第1の実施例に係る1次元IDC Tプロセッサの構成を図4に示す。この構成は、図3の 係数行列Eを採用したものである。図4において、10 1~104は第1~第4の係数メモリ、105~108 は第1~第4の乗算器、109~116は第1~第8の 累算器、117は8入力セレクタである。第1の係数メ モリ101には行列Eの第0行の8個の要素が、第2の 係数メモリ102には行列Eの第1行の8個の要素が、 第3の係数メモリ103には行列Eの第2行の8個の要 素が、第4の係数メモリ104には行列Eの第3行の8 50 具体的には、図1中の逆離散コサイン行列のうちの第1

*の部分内積の計算とに分割し、2個の定数乗算を定数乗 算回路で実行することとしたものである。しかも、複数 個の部分内積の計算をDA回路で並列実行することとし *7*c.

[0012]

【作用】本発明に係る第1の直交変換プロセッサによれ は、例えば8ポイントIDCT処理の場合に従来は8個 の乗算器を要したところ、乗算器数が4又は3に低減さ

【0013】また、本発明に係る第2の直交変換プロセ ッサによれば、定数乗算回路中の2個又は1個の乗算器 を要するのみである。また、内積計算の一部が定数乗算 回路で実行されるので、DA回路のROMサイズが低減 される。

[0014]

【実施例】以下、図面を参照しながら、本発明の実施例 に係る1次元IDCTプロセッサについて説明する。 【0015】(実施例1)まず、t。(n=0~7) を、

... (4)

個の要素がそれぞれ格納されている。入力端子から、2 の補数表示の2 進数データ y_{11} ($i = 0 \sim 7$, $j = 0 \sim$ 7)が、y,0~y,0、y01~y,1、…、y0,7~y,,の順 序で第1~第4の乗算器105~108へ供給される。 第1の乗算器105は火ょと第1の係数メモリ101の 出力との乗算を、第2の乗算器106は火11と第2の係 数メモリ102の出力との乗算を、第3の乗算器107 はソいと第3の係数メモリ103の出力との乗算を、第 4の乗算器108はy11と第4の係数メモリ104の出 力との乗算をそれぞれ実行するものである。第1~第8 の累算器109~116は、第1~第4の乗算器105 ~108の結果を用いて8個の内積woi, Wii, Wii, W,1, W,1, W,1, W,1, W,1 を求めるための累算を並 列に実行するものである。8入力セレクタ117は、第 1~第8の累算器109~116の結果を順次選択し $T, \mathcal{F} - \varphi w_{ij} (i = 0 \sim 7, j = 0 \sim 7) \& w_{io} \sim$ w,o、wo1~w,1、…、wo7~w,7の順序で出力するも 40 のである。

【0018】図4中のw11を求めるための累算器110 の内部構成を図5に示す。図5において、201は4入 カセレクタ、202は2の補数器、203は加算器、2 04は累算レジスタ、205はバッファレジスタであ る。4入力セレクタ201は、第1~第4の乗算器10 5~108の結果のうちの1つを選択するものである。 2の補数器202は、iの値に応じて、4入力セレクタ 201の出力をそのまま通過させたり、4入力セレクタ 201の出力の2の補数を出力したりするものである。

行(to, to, to, -to, -to, -to, -to, -to) 2, - t。) と入力データベクトル (ソッイ, ソコイ) y₂₁, y₃₁, y₄₁, y₅₁, y₅₁, y₇₁) との内積w₁₁の 計算に対応して、i=0. 1. 2のサイクルでは4入力 セレクタ201の出力をそのまま通過させ、i=3. 4, 5, 6, 7のサイクルでは4入力セレクタ201の 出力の2の補数を出力するように制御される。 データエ の2の補数は、xの全てのビットを反転させたうえ、1 を加算することによって求められる。加算器203は、 2の補数器202の結果と累算レジスタ204の保持出 10 力との和を求めるものである。 累算レジスタ204の保 持内容は予め0に初期化されたうえ、加算器203の結 果に書き換えられる。パッファレジスタ205は、当該 1次元IDCTプロセッサのパイプライン動作を保証す るように、累算レジスタ204の出力を保持するもので ある。図4中の他の累算器の内部構成も図5と同様であ

【0019】以下、図4及び図5に基づいて、本発明の 第1の実施例に係る1次元1DCTプロセッサの動作を 説明する。

[0020]第1のサイクルでは、入力端子からデータ y。。が供給される。一方、係数メモリ101~104か らそれぞれ t。, t。, t。, t。が読み出され、乗算 器105~108により4個の積 t。 y。。, t。 y。。, t, yoo, t, yooが並列に計算される。次に、累算器 109~116の4入力セレクタ201により、4個の 乗算器105~108の結果のうちの1個がそれぞれ選 択される。この場合、4個の乗算器105~108の結 果は全て同じであるので、どれを選択してもよい。累算 墨109~116の2の擂数器202は、それぞれ4入 カセレクタ201の出力をそのまま通過させる。 累算器 109~116の加算器203は、2の補数器202の 結果と、予め0に初期化された累算レジスタ204の出 力との和を計算し、その加算結果を累算レジスタ204 にそれぞれ書き込む。この結果、累算器109~116 の全ての累算レジスタ204に同じ積 t。 y。。が格納さ

[0021]第2のサイクルでは、入力端子からデータ y.。が供給される。一方、係数メモリ101~104か 器105~108により4個の積 t, y,, t, y,, t, y,, t, y,,が並列に計算される。次に、累算器 109~116の4入力セレクタ201により、4個の 乗算器105~108の結果のうちの1個がそれぞれ選 択される。との場合、第1の累算器109では第1の乗 算器105の結果t, y10が、第2の累算器110では 第2の乗算器106の結果は、火ェッが、第3の累算器1 11では第3の乗算器107の結果 t , y , , が、第4の 累算器112では第4の乗算器108の結果は、メ

果t, y,が、第6の累算器114では第3の乗算器1 07の結果t, y,が、第7の累算器115では第2の 乗算器106の結果t, y1,が、第8の累算器116で は第1の乗算器105の結果t, y,,がそれぞれ選択さ れる。第1~第4の累算器109~112の2の補数器 202は、それぞれ4入力セレクタ201の出力をその まま通過させる。第5~第8の累算器113~116の 2の補数器202は、それぞれ4入力セレクタ201の 出力の2の補数を出力する。累算器109~116の加 算器203は、2の補数器202の結果と累算レジスタ 204の出力との和を計算し、その加算結果を累算レジ スタ204にそれぞれ書き込む。この結果、第1の累算 器109ではも、 y。。+ t, y1。が、第2の累算器11 0ではt, y,,+t, y,,が、第3の累算器111では t。 y₁,+t, y₁,が、第4の累算器112ではt。 y ",+t, y,,が、第5の累算器113ではt。y,,-t , y₁,が、第6の累算器114ではt。y₀-t, y₁ が、第7の累算器115ではt。 y.o-t, y.oが、第 8の累算器116ではも、 ソー・ ナップがそれぞれ累 20 算レジスタ204 に格納される。

【0022】第3から第8のサイクルでは、入力端子か らデータy20, y30, y40, y50, y50, y70が順次供 給される。したがって、第8サイクルの終りには、累算 器109~116の累算レジスタ204に、8個の内積 W_{00} , W_{10} , W_{20} , W_{30} , W_{40} , W_{50} , W_{60} , W_{70} が格 納される。

【0023】第9のサイクルでは、入力端子からデータ y。,が供給されて上記第1のサイクルと同様の処理が実 行されるとともに、累算器109~116の累算レジス 30 タ204の保持内容woo, wio, wio, wio, wio, w 50. Wsp. W7pがパッファレジスタ205へそれぞれ転 送される。そして、8入力セレクタ117は、第1の累 算器109の出力w。。を選択出力する。

【0024】第10のサイクルでは、入力端子からデー タッ11が供給されて、上記第2のサイクルと同様の処理 が実行される。8入力セレクタ117は、第2の累算器 110の出力w10を選択出力する。

【0025】以下同様の処理を繰り返すことにより、連 続的に供給される入力データy。。~yァ。. y。ュ~yァュ. らそれぞれ t, , t, , t, が読み出され、乗算 40 …, y,,~y,,に対応した出力データw,,~w,, w, ~wァュ,…,w。ァ~wァァが連続して得られる。

> 【0026】図5の累算器110の変形例を図6に示 す。図6の例では、上記2の補数器202に代えて1の 補数器212が用いられる。1の補数器212は、上記 iの値に応じて、4入力セレクタ201の出力をそのま ま通過させたり、4入力セレクタ201の出力の1の補 数を出力したりするものである。具体的には、図1中の 逆離散コサイン行列のうちの第1行(t。, t,,

t,,-t,,-t,,-t,,-t,,-t,)と入 1.が、第5の累算器113では第4の乗算器108の結 50 カデータベクトル (ソッ1, ソ11, ソ21, ソ31, ソ11, ソ

51, y51, y71) との内積W11の計算に対応して、i= 0.1.2のサイクルでは4入力セレクタ201の出力 をそのまま通過させ、i=3,4,5,6,7のサイク ルでは4入力セレクタ201の出力の1の補数を出力す るように制御される。データxの1の補数は、xの全て のビットを反転させることによって求められる。累算レ ジスタ204の初期値は、上記逆離散コサイン行列の第 1行を構成する8個の要素のうちの負の要素の数、すな わち5に設定される。

[0027]以上のとおり、第1の実施例によれば、乗 算器の数が4に低減された1次元IDCTプロセッサを 実現できる。なお、累算器109~116の4入力セレ クタ201 (図5及び図6)を省略して固定配線を採用 してもよい。この場合、第1及び第8の累算器109. 116~は第1の乗算器105の結果のみが、第2及び 第7の累算器110,115へは第2の乗算器106の 結果のみが、第3及び第6の累算器111,114へは 第3の乗算器107の結果のみが、第4及び第5の累算 器112, 113へは第4の乗算器108の結果のみが それぞれ供給される。

[0028] (実施例2) 図1の行列演算を遂行するた めには、図2に示すように、8サイクルで22個の乗算 を実行する必要がある。1サイクルの平均乗算個数は 2.75である。そとで、第2の実施例では、図7に示 すように、入力データの8個の要素y11(i=0~7) が順次供給されるとき、1サイクルに最大3個の乗算を 実行することとした。そのため、入力要素を保持するた めのレジスタを設け、あるサイクルの入力要素に加えて 前サイクルの入力要素を利用できるようにした。すなわ ち、あるサイクルでは第1群の係数 t1, t, と要素 y 11. yotとの乗算が、次のサイクルでは第2群の係数 t 』、 t 、、 t 、 と要素 y 11 との乗算が、次のサイクルで は第3群の係数 t, , t, , t, と要素 y, , , y, との 乗算が、次のサイクルでは第4群の係数 t,, t,, t 。と要素 y 31 との乗算が、次のサイクルでは第5 群の係 数 t s , t 4 と要素 y s + , y + + との乗算が、次のサイク ルでは第6群の係数 t1, t1, と要素 y51 との乗 算が、次のサイクルでは第7群の係数 t,, t, . t, と要素 y 71. y 81 との乗算が、次のサイクルでは第8群 の係数 t_s , t_s , t_s と要素 y_{71} との乗算がそれぞれ 実行される。図7の手順で用いられる係数行列Gを図8 に示す。係数行列Gは、上記第1群の係数を含む3個の 係数 t 1 . t 。 t 。を持つ第0列と、上記第2群の係 数 t , , t , . t , を持つ第1列と、上記第3群の係数 t, . t, . t。を持つ第2列と、上記第4群の係数 t 7 . t₁ . t₅ を持つ第3列と、上記第5群の係数を含 む3個の係数 t, , t, を持つ第4列と、上記第 6群の係数 t1, t7, t, を持つ第5列と、上記第7 群の係数 t,, t, を持つ第6列と、上記第8群 の係数 t , , t , を持つ第7列とで構成された3 50 る。との場合、第2及び第3の乗算器307,308の

行8列の行列である。

【0029】本発明の第2の実施例に係る1次元IDC Tプロセッサの構成を図9に示す。この構成は、図8の 係数行列Gを採用したものである。図9において、30 1は入力レジスタ、302~304は第1~第3の係数 メモリ、305は2入力セレクタ、306~308は第 1~第3の乗算器、309は一時レジスタ、310~3 17は第1~第8の累算器、318は8入力セレクタで ある。第1の係数メモリ302には行列Gの第0行の8 個の要素が、第2の係数メモリ303には行列Gの第1 行の8個の要素が、第3の係数メモリ304には行列G の第2行の8個の要素がそれぞれ格納されている。入力 端子から、2の補数表示の2進数データ y_{11} (i=0~ 7. $j = 0 \sim 7$) $\mathcal{W}_{y_{00}} \sim y_{70}, y_{01} \sim y_{71}, \dots, y$. 。7~y77の順序で、入力レジスタ301及び2入力セレ クタ305へ供給される。2入力セレクタ305は、入 力端子から直接供給されたデータと入力レジスタ301 の出力データとのいずれかを選択するものである。第1 の乗算器306は2入力セレクタ305の出力と第1の 20 係数メモリ302の出力との乗算を、第2の乗算器30 7は入力レジスタ301の出力と第2の係数メモリ30 3の出力との乗算を、第3の乗算器308は入力レジス タ301の出力と第2の係数メモリ304の出力との乗 算をそれぞれ実行するものである。一時レジスタ309 は、第1の乗算器306の出力を一時保持するものであ る。第1~第8の累算器310~317は、一時レジス タ309の出力データと第1~第3の乗算器306~3 08の結果とを用いて8個の内積w,, w,, w, w 31, W41, W51, W51, W71を求めるための累算を並列 30 に実行するものであって、各々の内部構成は図5又は図 6のとおりである。8入力セレクタ318は、第1~第 8の累算器310~317の結果を順次選択して、デー ₁₁~w₇₁、…、w₀₇~w₇₇の順序で出力するものであ

【0030】以下、図9及び図5に基づいて、本発明の 第2の実施例に係る1次元1DCTプロセッサの動作を 説明する。

【0031】第1のサイクルでは、入力端子からデータ y。,が供給される。更に、第1のサイクルの終わりで、 該データッ。が入力レジスタ301に書き込まれる。

【0032】第2のサイクルでは、入力端子からデータ y,。が供給され、該データy,。が2入力セレクタ305 により選択される。一方、係数メモリ302~304か ちそれぞれ t, , t, が読み出され、乗算器30 6~308により3個の積 t, y,, t, y,, t, y ೄが並列に計算される。次に、累算器310~317の 4入力セレクタ201により、第2及び第3の乗算器3 07,308の結果のうちの1個がそれぞれ選択され

結果は同じであるので、いずれを選択してもよい。累算 器310~317の2の補数器202は、それぞれ4入 カセレクタ201の出力をそのまま通過させる。 累算器 310~317の加算器203は、2の補数器202の 結果と、予め0に初期化された累算レジスタ204の出 力との和を計算し、その加算結果を累算レジスタ204 にそれぞれ書き込む。この結果、累算器310~317 の全ての累算レジスタ204に、同じ積1。 ソップ格納 される。更に、第2のサイクルの終わりで、データッ10 が入力レジスタ301に書き込まれ、かつ第1の乗算器 10 306の結果 t 1 y 10が一時レジスタ309 に書き込ま れる。

【0033】第3のサイクルでは、入力端子からデータ yzoが供給される。2入力セレクタ305は、入力レジ スタ301の出力データッスを選択する。一方、係数メ モリ302~304からそれぞれ t,, t, t, が読 み出され、乗算器306~308により3個の積t, y 10. t, y10. t, y10が並列に計算される。次に、累 算器310~317の4入力セレクタ201により、一 時レジスタ309の出力データと3個の乗算器306~ 20 308の結果とのうちの1個がそれぞれ選択される。と の場合、第1の累算器310では一時レジスタ309の 出力データ t, y,oが、第2の累算器311では第1の 乗算器306の結果は、火10が、第3の累算器312で は第2の乗算器307の結果は、 y10が、第4の累算器 313では第3の乗算器308の結果t, y10が、第5 の累算器314では第3の乗算器308の結果は、У10 が、第6の累算器315では第2の乗算器307の結果 t, y10が、第7の累算器316では第1の乗算器30 6の結果 t , y , , が、 第8の 累算器 3 1 7 では一時レジ 30 スタ309の出力データは、ソルがそれぞれ選択され る。第1~第4の累算器310~313の2の補数器2 02は、それぞれ4入力セレクタ201の出力をそのま ま通過させる。第5~第8の累算器314~317の2 の補数器202は、それぞれ4入力セレクタ201の出 力の2の補数を出力する。累算器310~317の加算 器203は、2の補数器202の結果と累算レジスタ2 04の出力との和を計算し、その加算結果を累算レジス タ204にそれぞれ書き込む。この結果、第1の累算器 では t。 y。。 + t, y。が、第3の 深算器 312 では t "y。"+t, y.,が、第4の累算器313ではt。 y。。 +t, y10が、第5の累算器314ではt, y00-t, y,,が、第6の累算器315ではt。 y,,-t, y 1.が、第7の累算器316では t. y., - t. y., が、 第8の累算器317ではt。 y。。- t1 y1。がそれぞれ 累算レジスタ204に格納される。更に、第3のサイク ルの終わりで、データッスが入力レジスタ301に書き 込まれ、かつ第1の乗算器306の結果は、 У10が一時 レジスタ309に書き込まれる。

【0034】第4のサイクルでは、入力端子からデータ y,,が供給され、該データy,,が2入力セレクタ305 により選択される。一方、係数メモリ302~304か らそれぞれ t, t, t。が読み出され、乗算器30 6~308により3個の積 t , y , , , t , y , , , t , y 2.が並列に計算される。次に、累算器310~317の 4入力セレクタ201により、第2及び第3の乗算器3 07、308の結果のうちの1個がそれぞれ選択され る。この場合、第1、第4、第5及び第8の累算器31 0.313.314.317では第2の乗算器307の 結果 t2 y20が、第2、第3、第6及び第7の累算器3 11.312.315.316では第3の乗算器308 の結果 t。 y,, がそれぞれ選択される。 第1、第2、第 7及び第8の累算器310.311.316.317の 2の補数器202は、それぞれ4入力セレクタ201の 出力をそのまま通過させる。第3~第6の累算器312 ~315の2の補数器202は、それぞれ4入力セレク タ201の出力の2の補数を出力する。 累算器310~ 317の加算器203は、2の補数器202の結果と累 算レジスタ204の出力との和を計算し、その加算結果 を累算レジスタ204にそれぞれ書き込む。この結果、 第1の累算器310ではt。 y,,+t, y,,+t, y,, が、第2の累算器311ではt, y,,+t, y,+t, y20が、第3の累算器312ではt, y00+t, y10t, y,,が、第4の累算器313ではt, y,,+t, y 10-t, y20が、第5の累算器314ではt。y00-t y₁₀-t, y₁₀が、第6の累算器315ではt。y₁₀ - t , y , , - t , y , , が、第7の累算器316ではt 。 y。。-t, y1.+t, y2.が、第8の緊算器317では t,y。。-t,y、。+t,y,。がそれぞれ累算レジスタ 204に格納される。更に、第4のサイクルの終わり で、データッ,。が入力レジスタ301に書き込まれ、第 1の乗算器306の結果t, y, が一時レジスタ309 に書き込まれる。

【0035】第5のサイクルでは、入力端子からデータ y.,が供給される。2入力セレクタ305は、入力レジ スタ301の出力データッ』を選択する。一方、係数メ モリ302~304からそれぞれt,,t,, t,が読 み出され、乗算器306~308により3個の積 t, y 310では t, y,,+t, y,,が、第2の累算器311 40 ,, t, y,, t, y,, が並列に計算される。次に、累 算器310~317の4入力セレクタ201により、一 時レジスタ309の出力データと3個の乗算器306~ 308の結果とのうちの1個がそれぞれ選択される。と の場合、第1の累算器310では一時レジスタ309の 出力データt, y, が、第2の累算器311では第1の 乗算器306の結果 t, y,か、第3の累算器312で は第2の乗算器307の結果は、 ソュッが、第4の累算器 313では第3の乗算器308の結果 t , y , が、第5 の累算器314では第3の乗算器308の結果は、メル 50 が、第6の累算器315では第2の乗算器307の結果 t, y, が、第7の累算器316では第1の乗算器30 6の結果 t, y,が、第8の累算器317では一時レジ スタ309の出力データt, y,,がそれぞれ選択され る。第1、第5、第6及び第7の累算器310,31 4. 315. 316の2の補数器202は、それぞれ4 入力セレクタ201の出力をそのまま通過させる。第 2、第3、第4及び第8の累算器311,312,31 3,317の2の補数器202は、それぞれ4入力セレ クタ201の出力の2の補数を出力する。累算器310 ~317の加算器203は、2の補数器202の結果と 累算レジスタ204の出力との和を計算し、その加算結 果を累算レジスタ204にそれぞれ書き込む。この結 果、第1の累算器310ではt。 y.o.+t, y.o.+t, y,0+t, y,0が、第2の累算器311ではt。y00+ t, y, + t, y, - t, y, が、第3の累算器312 ではt。 yoo+ts y10-ts y20-t1 y30が、第4 、y,,が、第5の累算器314ではt。y,,-t, y,, -t, y₂₀+t, y₁₀が、第6の累算器315ではt。 y, -t, y, -t, y, +t, y, が、第7の累算器 20 ~w, ..., w, ~w, ~w, が連続して得られる。 316 ctt, y,,-t, y,,+t, y,,+t, y ,,が、第8の累算器317ではt。 y,,-t, y,,+t , y,,-t, y,,がそれぞれ累算レジスタ204に格納 される。更に、第5のサイクルの終わりで、データッ・・ が入力レジスタ301に書き込まれ、かつ第1の乗算器 306の結果も、ソスのが一時レジスタ309に書き込ま*

> $W_{11} = d_{10} y_{01} + \sum_{k=1}^{3} d_{1k} y_{k1} + d_{14} y_{41} + \sum_{k=5}^{7} d_{1k} y_{k1}$ $= t_0 y_{01} + \sum_{k=1}^{3} d_{1k} y_{k1} \pm t_0 y_{41} + \sum_{k=5}^{7} d_{1k} y_{k1}$ = $t_0 y_{0i} \pm t_0 y_{ij} + \sum_{k=1}^{3} d_{ik} y_{kj} + \sum_{k=5}^{7} d_{ik} y_{kj}$ = t, $y_{i} \pm t$, $y_{i} + \omega_{i}$

のように変形される。 ここに、式(5)中の "±"は、 i=0.3,4.7の場合に"+"を、i=1,2, ※ $\omega_{11} = \sum_{k=2}^{3} d_{1k} y_{k1} + \sum_{k=3}^{7} d_{1k} y_{k1}$

である。式(6)によれば、図1の行列演算のサイズ は、図10のように低減される。

[0041] 本発明の第3の実施例に係る1次元1DC 丁プロセッサの構成を図11に示す。との構成は、式 (5) の演算を実行するものである。図11において、 10は入力バッファ、11は定数乗算回路、12は分布 演算 (DA) 回路、13は合成演算 (RA) 回路であ る。入力端子から、16ピット長の2の補数表示の2進 数データ $y_{i,j}$ (i=0~7, j=0~7)が、 $y_{i,j}$ ~y 70、 y₀₁~y₇₁、…、 y₀₇~y₇₇の順序で入力パッファ 10へ供給される。入力バッファ10は、データソッイ・ y41を定数乗算回路11へ、データy11、y21、y31、 y51, y51, y71をDA回路12へそれぞれ供給する。 定数乗算回路11は、2個の定数乗算 t。 y , , t。 y *,を実行するものである。DA回路12は、図10の行 列演算を実行するととにより部分内積のいを求めるもの

*れる。

【0036】第6から第9のサイクルでは、入力端子か らデータッ50、ッ60、ップログリングでは終される。し たがって、第9サイクルの終りには、累算器310~3 17の累算レジスタ204に、8個の内積woo. w10. wz, wz, wz, wz, wz, wz, か格納される。更 に、第9のサイクルの終わりで、データッ。」が入力レジ スタ301に書き込まれ、かつ第1の乗算器306の結 果も、ソファが一時レジスタ309に書き込まれる。

10 【0037】第10のサイクルでは、入力端子からデー タッ11が供給されて上記第2のサイクルと同様の処理が 実行されるとともに、累算器310~317の累算レジ スタ204の保持内容wop, W10, W20, W30, W40, Wso, Wso, Wroがパッファレジスタ205へそれぞれ 転送される。そして、8入力セレクタ318は、第1の 累算器310の出力w。」を選択出力する。

【0038】以下同様の処理を繰り返すことにより、連 続的に供給される入力データソ。。~ソ, の、ソ 。 ュ ~ ソ, 1. …. y,,~y,,に対応した出力データw,,~w,, w,,

【0039】以上のとおり、第2の実施例によれば、乗 算器の数が3に低減された1次元IDCTプロセッサを 実現できる。

【0040】(実施例3)式(4)から、t。=t。で あることが直ちに分かる。この関係を利用すると、式 (2)は、

... (5)

※ 5、6の場合に "-" をそれぞれ意味する (図1参 照)。また、式(5)中ののいは部分内積であって、 ... (6)

から、式(5)に従って内積w1,を求めるものである。 【0042】入力バッファ10の内部構成を図12に示 す。入力バッファ10は、各々データソッパ、ソルバ ソ21, ソ31, ソ41, ソ51, ソ51, ソ71を保持するための 8個のレジスタ400~407で構成される。

【0043】定数乗算回路11の内部構成を図13に示 40 す。定数乗算回路11は、データッ。1を保持するための 入力レジスタ410と、データッパを保持するための入 カレジスタ411と、2個のデータy。,, y,,を順次選 択するための2入力セレクタ412と、2個の定数乗算 t。 y,, t, y,, を順次実行するための乗算器 4 1 3 と、積t。y。、を保持するための一時レジスタ414 と、積 t。 y 11を保持するための一時レジスタ4 15 と、当該1次元IDCTプロセッサのパイプライン動作 を保証するように両一時レジスタ414,415の出力 を保持するための2個のバッファレジスタ416,41

【0044】DA回路12の内部構成を図14に示す。 DA回路12は、6個のシフトレジスタ420~425 と、8個の6ピット入力RAC426~433と、8個 のパッファレシスタ434~441と、8入力セレクタ 442とで構成される。シフトレジスタ420~425 は、各々データソ11, ソ21, ソ31, ソ51, ソ51, ソ71を 保持し、各々の最下位2ピットを次々とシフトアウトす るものである。シフトレジスタ420~425の各々の 最下位ピットは第1のピットスライスワードq。とし て、各々の最下位ビットより1桁上位のビットは第2の 10 ビットスライスワードq、としてそれぞれ6ビット入力 RAC426~433へ供給される。6ビット入力RA C426は、図15に示すように、第1のROM71 と、第2のROM72と、3入力加減算器73と、シフ タ74と、累算レジスタ75とで構成される。第1のR. OM71は、第1のピットスライスワード q。をアドレ スとして受け取り、対応するベクトル内積の部分和を3 入力加減算器73~第1の入力として供給するものであ る。第2のROM72は、第2のピットスライスワード q, をアドレスとして受け取り、対応するベクトル内積 20 の部分和を3入力加減算器73~第2の入力として供給 するものである。累算レジスタ75の保持出力は、3入 力加減算器73へ第3の入力として供給される。ただ し、第2の入力は、第1及び第3の入力より1ビット上 位の重みを持つ。累算レジスタ75の保持内容は、予め 0に初期化される。3入力加減算器73は、第1~第3 の入力の加算を実行するものである。ただし、最後のビ ットスライスワードq、に係る部分和については、減算 を実行する。シフタイ4は、3入力加減算器73の結果 の桁移動のための左シフタである。 累算レジスタ75の 30 保持内容は、シフタイ4の出力に書き換えられる。最終 的に、累算レジスタ75から部分内積ω。」が出力され る。図14中の他の6ビット入力RACの内部構成も図 15と同様である。したがって、8個の6ピット入力R AC426~433で8個の部分内積ω,, ω,, ω_{21} , ω_{31} , ω_{41} , ω_{51} , ω_{61} , ω_{71} が並列に求められ る。バッファレジスタ434~441は、当該1次元1 DCTプロセッサのバイプライン動作を保証するよう に、6ビット入力RAC426~433の出力を保持す るものである。8入力セレクタ442は、バッファレジ 40 の3入力加減算器450は、式(5)に従って、内積w スタ434~441の保持データを順次選択して、部分 内積 ω_{ii} (i=0~7, j=0~7)を、 ω_{ii} , ω_{ii} , ω_{24} , ω_{34} , ω_{44} , ω_{54} , ω_{64} , ω_{74} の順序で出力する ものである。

【0045】RA回路13の内部構成を図16に示す。 RA回路13は、定数乗算回路11から供給された2個 の積t。y,, t, y,, と、DA回路12から供給され た部分内積ωιιとの加減算を実行して内積wιιを求める ための3入力加減算器450で構成される。ただし、積 て加算又は減算が選択される。具体的には、 i = 0. 3, 4, 7のサイクルでは加算を選択し、i=1, 2, 5.6のサイクルでは減算を選択するように制御され

【0046】以下、図11~図16に基づいて、本発明 の第3の実施例に係る1次元IDCTプロセッサの動作

【0047】第1から第8のサイクルでは、入力端子か ら入力パッファ10に8個のデータyoo, yoo, yzo, у,,, у,, у,,, у,,, у,, が順次入力される。これ ちのデータは、それぞれレジスタ400~407に格納 される。

【0048】第9のサイクルでは、入力パッファ10の データが定数乗算回路11及びDA回路12へ転送され る。すなわち、データソ。。, ソ、。は定数乗算回路11の 入力レジスタ410, 411に、データッ10, ツ20, ツ »», y,», y,», y,。はDA回路12のシフトレジスタ 420~425にそれぞれ格納される。

【0049】第10から第13のサイクルでは、定数乗 算回路11の2入力セレクタ412によりデータッ。」が 選択され、乗算器413により定数乗算t。 y。。が実行 され、その結果が一時レジスタ414に書き込まれる。 第14から第17のサイクルでは、2入力セレクタ41 2によりデータッ。が選択され、乗算器413により定 数乗算 t。 y。が実行され、その結果が一時レジスタ 4 15に書き込まれる。一方、DA回路12では、第10 から第17のサイクルにおいて、6ビット入力RAC4 26~433により8個の部分内積 ω_{pp} , ω_{pp} , ω_{2p} , ω, ω, ω, ω, ω, ω, ω, が求められる。

【0050】第18のサイクルでは、定数乗算回路11 の一時レジスタ414、415の保持データがパッファ レジスタ416, 417へ、DA回路12の6ピット入 カRAC426~433の出力データがバッファレジス タ434~441へそれぞれ転送される。

【0051】第19から第26のサイクルでは、DA回 路12の8入力セレクタ442が部分内積ω,,ω,,ω,, ω, をRA回路13へ 順次供給する。一方、積 t 。 y 。。 t 。 y 。。 が定数演算 回路11からRA回路13へ供給される。RA回路11 00. W10. W20, W50, W40, W50, W60, W70を順次 出力する。

【0052】次の8個のデータy,, y,, y,, y₃₁, y₄₁, y₅₁, y₅₁, y₇₁に関する処理は、第9か ら第34のサイクルにおいて、上記第1から第26のサ イクルの処理と同様に行われる。この結果、第27から 第34のサイクルで内積wo1. W11, W21, W31, W₄₁, W₅₁, W₆₁, W₇₁が順次出力される。

【0053】以下同様の処理を繰り返すことにより、連 t。 y41については、式(5)に従って、iの値に応じ 50 続的に供給される入力データy00~y70、y01~y71、

…, y,,~y,,に対応した出力データw,,~w,, w,, ~w,1, …, w,7~w,7が連続して得られる。

【0054】以上のとおり、第3の実施例によれば、乗 算器の数が1に低減された1次元IDCTプロセッサを 実現できる。しかも、定数乗算回路11の中の乗算器4米

 $w_{11} = t_0 (y_{01} \pm y_{11}) + \omega_{11}$ のように変形される。 ここに、式(7)中の"±"は、 i=0,3,4,7の場合に"+"を、i=1,2, 5, 6の場合に "-" をそれぞれ意味する (図1参 13は、式(7)の演算手順を採用したものである。 【0056】図17に示した定数乗算回路11は、デー タッ。1を保持するための入力レジスタ500と、データ y,1を保持するための入力レジスタ501と、加算y,1 + y, 及び減算 y, - y, を順次実行するための2入力 加減算器502と、2個の定数乗算1。(ソ・1+ y,1), t。 (y,1-y,1) を順次実行するための乗算 器503と、積 t。(y, + y, 1)を保持するための一 時レジスタ504と、積 t。(ソパーソパ)を保持する ための一時レジスタ505と、両一時レジスタ504、 505の出力を保持するための2個のバッファレジスタ 506,507とで構成される。

[0057]図17の定数乗算回路11を採用する場合 には、図16のRA回路13は図18のように変形され る。図18のRA回路13は、定数乗算回路11から供※

$$\omega_{01} = \rho_{01} + \sigma_{01}
\omega_{11} = \rho_{11} + \sigma_{11}
\omega_{21} = \rho_{21} + \sigma_{21}
\omega_{31} = \rho_{31} + \sigma_{31}
\omega_{41} = \rho_{41} - \sigma_{31}
\omega_{51} = \rho_{21} - \sigma_{21}
\omega_{61} = \rho_{11} - \sigma_{11}
\omega_{71} = \rho_{01} - \sigma_{01}$$

であることが分かる。図21のDA回路12は、図20 (a) 及び図20(b)の行列演算をそれぞれRACで 実行したうえ、式(8)を用いて部分内積の11を求める ものである。

【0059】図21のDA回路12は、6個のシフトレ ジスタ700~705と、4個の4ビット入力RAC7 13と、8個のバッファレジスタ714~721と、第 1の4入力セレクタ722と、第2の4入力セレクタ7 23と、2入力加減算器724とで構成される。シフト レジスタ700~705は、各々データソュ1, ソ21, ソ 31. y 51. y 51. y 71 を保持し、各々の最下位2 ピット を次々とシフトアウトするものである。4個のシフトレ ジスタ700,702,703,705の各々の最下位 ピットは第1のピットスライスワードs。として、各々 の最下位ピットより1桁上位のピットは第2のピットス

*13は、2変数入力の乗算器に比べて回路規模が小さ い。また、内積計算の一部を定数乗算回路11で実行す るので、DA回路12のROMサイズが低減される。 【0055】以下、上記第3の実施例の変形例について 説明する。式(5)は、

... (7)

※給された2個の積t。(y,+y,1), t。(y,1-y 41)のうちのいずれか一方を選択するための2入力セレ クタ510と、該2入力セレクタ510で選択された積 照)。図17の定数乗算回路11及び図18のRA回路 10 とDA回路12から供給された部分内積ω,,との加算を 実行して内積w11を求めるための2入力加算器511と で構成される。2入力セレクタ510は、式(7)に従 50, $y_{\bullet i}$) を選択し、i = 1, 2, 5, 6のサイクルでは t 。(ソパーソパ)を選択するように制御される。 【0058】さて、図10の行列演算は、図19のよう に変形される。図19中の8行6列の行列の要素の半分 は0である。したがって、図19の行列演算は、図20 (a)及び図20(b)のように2つに分割される。図 20 20 (a) 中の4個の部分内積 ρ 11, ρ 21, ρ 21, ρ 31 は4個の2ピット入力RACで、図20(b)中の4個 の部分内積 σ_{21} , σ_{21} , σ_{21} , σ_{31} は4個の4ビット入 力RACでそれぞれ求めることができる。また、図20 (a)及び図20(b)から、

... (8)

06~709へ供給される。2個のシフトレジスタ70 1,704の各々の最下位ビットは第3のビットスライ スワード r。として、各々の最下位ビットより1桁上位 のビットは第4のビットスライスワードェ、としてそれ ぞれ2ピット入力RAC710~713へ供給される。 4ビット入力RAC706は、図22に示すように、第 06~709と、4個の2ビット入力RAC710~7 40 1のROM81と、第2のROM82と、3入力加減算 器83と、シフタ84と、累算レジスタ85とで構成さ れる。図21中の他の4ビット入力RACの内部構成も 図22と同様である。したがって、4個の4ビット入力 RAC706~709で4個の部分内積σ₂₁, σ₁₁, σ σ_{11} , σ_{12} が並列に求められる。 $2 \, \text{ピット入力RAC71}$ 0は、図23に示すように、第1のROM91と、第2 のROM92と、3入力加減算器93と、シフタ94 と、累算レジスタ95とで構成される。図21中の他の 2ビット入力RACの内部構成も図23と同様である。 ライスワードs₁ としてそれぞれ4ビット入力RAC7 50 したがって、4個の2ビット入力RAC710~713

で4個の部分内積 ροι. ριι. ριι. ριι が並列に求め られる。バッファレジスタ714~721は、当該1次 元IDCTプロセッサのバイブライン動作を保証するよ ろに、8個のRAC706~713の出力を保持するも のである。第1の4入力セレクタ722は、バッファレ ジスタ714~717の保持データを選択して、部分内 積の11, の11, の21, の31, の31, の21, の11, の17を 2入力加減算器724へ順次供給するものである。第2 の4入力セレクタ723は、バッファレジスタ718~ 721の保持データを選択して、部分内積 Post. Past. ρ21. ρ31. ρ31, ρ21, ρ11, ρ01を2入力加減算器 724へ順次供給するものである。2入力加減算器72 4は、式(8)に従って加減算を実行するものである。 すなわち、部分内積ω,, (i=0~7, j=0~7) の順序で2入力加減算器724から出力される。

【0060】図11中の定数演算回路11及びRA回路 13の内部構成は、図13と図16との組み合わせ、図 17と図18との組み合わせなどの中から適宜選択され る。また、図11中のDA回路12の内部構成は、図1 20 4及び図21などの中から適宜選択される。

[0061]なお、上記第1~第3の実施例では8ポイ ントIDCT処理について説明したが、各実施例は16 ポイントIDCT処理、8ポイントIDST処理、16 ボイントIDST処理などに容易に変形できる。

[発明の効果]以上説明してきたとおり、本発明によれ ば、所要の乗算器数が大幅に低減される結果、直交変換 プロセッサの回路規模が低減される。また、複数の内積 計算の各々を2個の定数乗算と1個の部分内積計算とに 30 【符号の説明】 分割することとすれば、内積計算の全てをDA回路で実 現する場合に比べてROMサイズが低減される結果、直 交変換プロセッサの回路規模が低減される。

【図面の簡単な説明】

[図1] 本発明に係るIDCTプロセッサによって実行 されるべき行列演算を示す図である。

【図2】図1の行列演算の1つの実行手順を示す図であ

【図3】図2の手順で用いられる係数行列を示す図であ

[図4]図3の係数行列を採用した、本発明の第1の実 施例に係るIDCTプロセッサの構成図である。

[図5] 図4中の1個の累算器の内部構成図である。

[図6] 図5の累算器の変形例を示す図である。

[図7]図1の行列演算の他の実行手順を示す図であ

[図8] 図7の手順で用いられる係数行列を示す図であ

[図9] 図8の係数行列を採用した、本発明の第2の実 施例に係るIDCTプロセッサの構成図である。

【図10】図1の行列演算の一部を示す図である。

【図11】本発明の第3の実施例に係る1DCTプロセ ッサの構成図である。

【図12】図11中の入力バッファの内部構成図であ

【図13】図11中の定数乗算回路の内部構成図であ

【図14】図11中の分布演算回路の内部構成図であ

【図15】図10の行列演算を実行するための、図14 中の1個の6ビット入力RACの内部構成図である。 【図16】図11中の合成演算回路の内部構成図であ

【図17】図13の定数乗算回路の変形例を示す図であ

【図18】図17の定数乗算回路を採用したIDCTブ ロセッサにおける合成演算回路の内部構成図である。 【図19】図10から導出された行列演算を示す図であ

【図20】(a)及び(b)は図19から分割された2 つの行列演算を示す図である。

【図21】図14の分布演算回路の変形例を示す図であ

【図22】図20(b)の行列演算を実行するための、 図21中の1個の4ビット入力RACの内部構成図であ

【図23】図20(a)の行列演算を実行するための、 図21中の1個の2ピット入力RACの内部構成図であ る。

る。

- 10 入力パッファ
- 11 定数乗算回路
- 12 分布演算回路 (DA回路)
- 13 合成演算回路(RA回路)

71, 72, 81, 82, 91, 92 ROM

73.83.93 3入力加減算器

74.84.94 シフタ

75.85.95 累算レジスタ

101~104,302~304 係数メモリ

40 105~108, 306~308 乗算器

109~116,310~317 累算器

117,318 8入力セレクタ

201 4入力セレクタ

202 2の補数器

203 加算器

204 累算レジスタ

205 パッファレジスタ

212 1の補数器

301 入力レジスタ

50 305 2入力セレクタ

*434~441.714~721 バッファレジスタ 309 一時レジスタ 442 8入力セレクタ 400~407 レジスタ 450 3入力加減算器 . 410,411,500,501 入力レジスタ 502 2入力加減算器 412,510 2入力セレクタ 511 2入力加算器 413,503 乗算器 706~709 4ビット入力RAC 414.415.504.505 一時レジスタ 710~713 2ピット入力RAC 416, 417, 506, 507 パッファレジスタ 722, 723 4入力セレクタ 420~425,700~705 シフトレジスタ * 724 2入力加減算器 426~433 6ビット入力RAC

[図1]

【図2】


[図3]


$$E = \begin{bmatrix} t_1 & t_1 & t_2 & t_3 & t_4 & t_5 & t_7 & t_7 \\ t_1 & t_2 & t_2 & t_7 & t_4 & t_1 & t_2 & t_5 \\ t_0 & t_1 & t_2 & t_1 & t_4 & t_7 & t_2 & t_5 \\ t_0 & t_7 & t_2 & t_5 & t_4 & t_1 & t_7 & t_1 \end{bmatrix}$$

【図5】


110

[図7]






【図4】




[図6]

110





【図8】



[図16]


13






[図10]

[図18]




[図11]




[図12]

[図13]


[図14]



【図15】



[図17]



[図19]


$$\begin{bmatrix} \omega_{01} + \omega_{71} \\ \omega_{11} + \omega_{01} \\ \omega_{21} + \omega_{81} \\ \omega_{01} + \omega_{41} \\ \omega_{01} - \omega_{71} \\ \omega_{11} - \omega_{61} \\ \omega_{21} - \omega_{41} \end{bmatrix} = 2 \begin{bmatrix} 0 & t_{2} & 0 & 0 & t_{0} & 0 \\ 0 & t_{6} & 0 & 0 & -t_{2} & 0 \\ 0 & -t_{6} & 0 & 0 & t_{2} & 0 \\ 0 & -t_{2} & 0 & 0 & -t_{6} & 0 \\ t_{1} & 0 & t_{5} - t_{6} & 0 & t_{1} \\ t_{8} & 0 & t_{1} - t_{7} & 0 & -t_{8} \\ t_{5} & 0 & t_{7} & t_{1} & 0 & t_{5} \\ t_{7} & 0 & -t_{3} - t_{6} & 0 & -t_{7} \end{bmatrix}$$

【図20】


(a)
$$\frac{1}{2} \begin{bmatrix} \omega_{01} + \omega_{71} \\ \omega_{11} + \omega_{81} \\ \omega_{21} + \omega_{61} \\ \omega_{81} + \omega_{61} \end{bmatrix} = \begin{bmatrix} t_2 & t_8 \\ t_8 & -t_2 \\ -t_8 & t_2 \\ -t_2 & -t_9 \end{bmatrix} \begin{bmatrix} y_{21} \\ y_{61} \\ y_{21} \\ y_{21} \end{bmatrix} = \begin{bmatrix} p_{81} \\ p_{21} \\ p_{21} \\ p_{31} \end{bmatrix}$$

(b)
$$\frac{1}{2} \begin{bmatrix} \omega_{11} - \omega_{71} \\ \omega_{11} - \omega_{61} \\ \omega_{21} - \omega_{71} \\ \omega_{31} - \omega_{41} \end{bmatrix}^{m} \begin{bmatrix} t_{1} & t_{6} - t_{2} & t_{1} \\ t_{1} & t_{1} - t_{7} - t_{3} \\ t_{5} & t_{7} & t_{1} & t_{8} \\ t_{7} - t_{3} - t_{1} - t_{7} \end{bmatrix} \begin{bmatrix} \gamma_{11} \\ \gamma_{21} \\ \gamma_{61} \\ \gamma_{71} \end{bmatrix} = \begin{bmatrix} \sigma_{11} \\ \sigma_{11} \\ \sigma_{21} \\ \sigma_{41} \end{bmatrix}$$


[図21]



【図22】



[図23]



フロントページの続き

技術表示箇所	FΙ	庁内整理番号	識別記号		(51)Int.C7. ⁶
		9382-5K	A	7/30	нозм
			В	1/41	H04N